搜索结果: 1-6 共查到“工学 CABAC”相关记录6条 . 查询时间(0.062 秒)
A Parallel Context Model for Level Information in CABAC
CABAC Parallel Context Mode Level Information
2013/7/24
Context-adaptive binary arithmetic coding (CABAC) is one of the most time-consuming modules in H.264/AVC decoder. A potential way to accelerate CABAC is by parallelization. However, the context modeli...
全高清CABAC解码器的设计与实现
H.264标准 CABAC解码器 高档次 硬件加速器
2009/8/5
提出一种针对H.264标准的CABAC解码器的硬件加速器的设计方案。通过采用高效的状态机和良好的SRAM组织结构，使平均解码速率达每周期1 bit，可以解码基于高档次的H.264码流，实现对高清码流(1 920×1 088)的实时解码，在中芯国际0.18 μm工艺标准单元库的基础上进行综合，面积占47 444门，工作时钟频率达196 MHz。
一种高效的H.264 CABAC解码器的VLSI结构
CABAC解码器 大规模集成电路 有限状态机
2009/5/27
提出一种H.264/AVC中基于上下文的自适应二进制算术编码（CABAC）解码器的硬件设计方法，在采用并行结构的基础上，给出了一种高效的VLSI实现方案．采用两级有限状态机结构控制宏块解码过程，并通过对残差系数存储器的定时清零解决了数据存储耗时的问题，大大降低了解码控制的复杂度，从而提高解码速度，达到每1至2个时钟解出1比特．仿真结果表明，该方案能满足H.264/AVC main profile ...
一种高效的H.264 CABAC解码器的VLSI结构
H.264/AVC CABAC解码器 大规模集成电路
2009/1/18
提出一种H.264/AVC中基于上下文的自适应二进制算术编码（CABAC）解码器的硬件设计方法，在采用并行结构的基础上，给出了一种高效的VLSI实现方案．采用两级有限状态机结构控制宏块解码过程，并通过对残差系数存储器的定时清零解决了数据存储耗时的问题，大大降低了解码控制的复杂度，从而提高解码速度，达到每1至2个时钟解出1比特．仿真结果表明，该方案能满足H.264/AVC main profile ...
Variable-Bin-Rate CABAC Engine for H.264/AVC High Definition Real-Time Decoding
Variable-Bin-Rate CABAC Engine H.264/AVC Real-Time Decoding
2010/12/17
This paper presents an efficient VLSI architecture for H.264/AVC Content-Adaptive Binary Arithmetic Code (CABAC) decoding. We introduce several new techniques to maximize the parallelism of the decodi...
Variable-Bin-Rate CABAC Engine for H.264/AVC High Definition Real-Time Decoding
CABAC parallel architectures real-time video coding
2013/7/17
This paper presents an efficient VLSI architecture for H.264/AVC Content-Adaptive Binary Arithmetic Code (CABAC) decoding. We introduce several new techniques to maximize the parallelism of the decodi...